verilog 学习

Buzzer verilog

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式

用VERILOG 来写的UART串口模块，用了无数次，不用怀疑代码稳定性。 收发模块独立！

FPGA实现串行接口 RS232，用verilog编写。

基于FPGA的verilog串口通信代码

关于verilog的考研试卷，一些大学研究生复试时的往年真题，你值得拥有

红绿灯的各种语言代码,路口灯的变化与时间控制，源代码可以自己修改优化

verilog课程介绍与使用说明，其中介绍了它如何使用，

verilog相关文献，关于代码的规范性的文档说明，适合新手

本文包含fir的工程文件，其中fir是由matlab生成的，但是有AD和DA的控制。