毕业设计基于FPGA等精度频率计（8051 IP核）

测量范围1HZ~3MHZ，精度0.1%。能测量占空比。四位有效数字显示，科学计数法显示频率。

.

.

该文件中式基于单片机的频率计的毕业设计所需要的流程图，已经画好，可以直接使用

高精度频率计的设计中，单片机与FPGA的协同工作是取得高性能的关键因素之一。本文将深入探讨基于单片机与FPGA的等精度频率计的设计，这次聚焦于其中的FPGA部分。FPGA作为可编程逻辑器件，在频率计中

基于FPGA的数字频率计的设计原理和实现方法，并重点讨论了其在高精度频率计中的应用。详细介绍了设计过程中的关键技术和算法，并给出了实验结果和性能评估。通过本文的研究，可以为更高精度频率计的设计和应用提

本文探讨了基于VHDL语言的全同步数字频率计的设计与研究，特别关注了其在FPGA平台上的高精度应用。研究中详细介绍了数字频率计的工作原理、VHDL编程实现、以及在FPGA上的应用。此外，还分析了设计中

数字频率计的设计，基于FPGA数字频率计的设计

51制作的简单的频率计,希望能对大家能有帮助

本文档详细介绍了一种基于CPLD和STC12单片机联合控制处理的高效率高精度等精度频率计设计原理，并附有详细完整的verilog代码。