自己写的高精度频率计

用verilog编写的简单频率计，包含testbench，欢迎下载

基于FPGA的频率计设计QuartusIIverilog程序

非常实用的51单片机频率计，可以了解51的计数器，LCD驱动方法。

频率计设计1 设计要求 一、基本部分: 1.1被测信号波形为三角波,正弦波,矩形波。 1.2 被测信号幅度≥100mv。 1.3 被测信号频率位40Hz~1MHz 1.4 用4位数码管显示字符。 1.

使用FPGA和VHDL实现频率计,本代码只是简易的频率计,欢迎交流学习。

C51单片机代码,1602LCD显示的数字频率计,使用时钟芯片产生频率并通过t0读取频率,通过计算在LCD显示,可将t0接外部信号,显示频率范围为0-9999HZ。

一些protues的常用仿真实例，lcd频率计仿真；希望对有用的朋友有一些帮助

完整的频率计设计，模块清晰，是我们的设计题。希望可以帮助你

用VHDL语言编写的频率计，并用LCD现实出来

（1）提高测量频率范围，如10Hz~100KHz或更高、更低频率，提高频率的测量绝对值误差，如达到±1Hz。 （2）可以设置量程分档显示，如X1档（显示范围1Hz~9999Hz），X10档（显示范围0