自制cpu处理器 MIPS指令集 五级流水 带溢出 不带乘除

本文围绕着指令执行过程中需经历的五个阶段，详细描述了处理器中各阶段的逻辑设计及其相关功能模块的设计。这五个阶段包括：取指令阶段IF，指令译码阶段ID，指令执行阶段EXE，存储器读写阶段MEM，寄存器写

这份Verilog CPU代码不仅实现了五级流水，还集成了Cache和冒险处理功能。特别值得注意的是，冒险处理阶段采用了先进的预测技术，成功克服了控制冒险的问题。代码还精心处理了分支指令，使得CPU在

32位mips处理器的rtl级代码.可以实现各种指令功能

MIPS处理器学习系列

MIPS处理器实现 该存储库包含MIPS Processor的单周期实现的所有verilog模块文件。 通过相应地设计数据路径和控制路径,并在指令存储器中预定义指令,可以实现处理器体系结构的一个子集。

51设计的黄金手册,谁都不能少,汇编设计者的最爱资料

从实例学会ARM指令集，主要有自述逻辑指令，移位指令，比较指令，分支指令等等

详细描述了MIPS32的体系结构以及指令集常用指令的解析

MIPS五级整数流水线模拟系统的实验报告，有简单的设计文档和源代码

使用verilog实现MIPS经典的五级流水线，巧妙的解决结构冒险、数据冒险、控制冒险。