暂无评论
VerilogHDL练习题目及程序例子，VerilogHDL语言
Verilog HDL写的一段通过RS232发送40位数据的程序
LCD的VerilogHDL接口程序源代码包,有很多,包括说明文档
使用Verilog HDL语言设计关于FPGA的DDS源程序。包括正弦波形、三角波形和方波波形三种波形可供选择。
本书对Verilog HDL程序设计作了系统全面的介绍，以可综合的设计为重点，同时对仿真和模拟也作了深入的阐述。 本书以Verilog-1995标准为基础，全面介绍了Verilog HDL的词法、语法
秒表输出的值显示范围为00.00~99.99，高位在前，低位在后，数码管显示需要经过BCD-七段数码管编译（实际程序编写的是八段的数码管——即加上）。上电后，显示0000，利用两个按钮S1、S2控制计
Create React App入门 该项目是通过。 可用脚本 在项目目录中,可以运行: npm start 在开发模式下运行应用程序。 打开在浏览器中查看它。 如果进行编辑,页面将重新加载。 您还将
timer_value equ 30h disp_h equ 31h disp_l equ 32h timer_cs equ 33h org 0000h ajmp main org 000bh ajm
实现了一些必要的功能123456789123456789
用JavaME写的手机秒表程序，能实现正向计时与倒计时，记录多个时间点，界面比较美观。
暂无评论