三相数字锁相环pscad仿真

在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进，设计了锁相状态检测电路，配合CPU对环路滤波参数进行动态智能配置，从而使锁相环快速进入锁定状态，在最短时间内正常

基于FPGA的全数字锁相环

基于fpga的数字锁相环设计毕业设计论文里面详细的介绍了锁相的概念和全数字锁相环的实现！！

基于FPGA设计数字锁相环（论文）

The principle and application of digital phase-locked loop

基于VHDL的数字锁相环设计，在quartus2环境下编写的VHDL。所有完整的程序打包。

本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,对一些有关的问题进行了讨

还可以吧,可以参考下!锁相环主要的应该用在很多场合。

利用锁相环控制,提高电机的稳定性,提供参考!!

锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-LockedLoop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的