开放式CPU设计 实验程序 运算器部件实验：加法器

FPU加法器的设计与实现

基于FPGA的加法器设计

利用前一步设计好的四位先行进位电路构造四位快速加法器,其引脚定义如图所示,其中 X,Y 为四位相加数,Cin 为进位输入,S 为和数输出,Cout 为进位输出,G,P 为 4 位成组进位生成函数和成组

运算器组成实验报告.组成原理实验.文档.

自己刚刚做过实验，很实用哦内容不是太多，A4纸就三页但是你懂的，浓缩的都是！！

一元多项式加法器课程设计，数据结构课程设计

在做verilog四位数值比较器的时候无意之中找到一篇好文章，里面不仅有四位数值比较器的函数还有加法器以及verilog的相关指导。供有兴趣的人士参考

开放式实验室预约系统是一个用aspx设计开发的动态网站系统。

网上预约开放式实验管理系统设计与实现(内含文档及数据库)

Altium designer 加法器原理图