简易CPU之verilog设计（原创）

Mips-based 5-stage flow cpu verilog

这款RISC架构的CPU存储程序是由Verilog语言编写完成的，它包含了处理器、控制器和存储器这三个功能单元。程序的指令和数据都保存在存储器中，并且通过同步的方式进行读取、译码和执行。在执行过程中，

多周期CPU(verilog实现/含实验文档) 开发平台为ISE，实验文档中包含状态机示意图和线路连接图

一个带有miniSys指令集的CPU核与若干接口部件的SOC芯片，项目开发主要使用的是QUARTUS软件和verilog语言。

verilog-MIPS多周期处理器CPU. 经过测试. 在Q开头的软件平台下开发. (我忘记叫啥名字了)

用Verilog语言设计的多周期CPU，资源里包含了源代码及多周期CPU结构图，与大家分享下。

用Verilog语言设计的单周期CPU，资源里包含了源代码及单周期CPU结构图，与大家分享下。

用vb做的一个简易电子钟 请大家多多支持,谢谢

数字电路课程大作业，花了三天写完了一个比较简单版本的（16位二进制命令，8位数据，可实现加减绝对值等多种功能），自主设计CPU自主编写代码，附加英文report，开发环境ISE（课堂上认真做的和抄的分

·1.内容简介： --------------------------------------------------------------- COA大三下课程设计之CPU设计，使用Verilog语