用VHDL的调试的串口发送算的源码,是一个可以综合的发送端的模块