VHDL做的彩灯和计数器
通过用VHDL语言设计各个模块,然后把各个模块生成原理图,再把各个模块组合起来,以实现能两位动态显示(串行)16进制减法器,并总体仿真及加载内部连接网线、总线定义引脚,下载到硬件实现它的功能。通过自己个人去探索,按照自顶向下的设计方法,一个有4种显示模式的彩灯控制器。可通过按扭选择根据时钟控制四种模式循环变化,每种模式工作3秒。并可通过按扭选择、设置4种模式中的一种工作模式运行。
用户评论
推荐下载
-
性能计数器
系统性能测试操作系统相关性能计数器说明.docx
46 2019-09-22 -
4816计数器
摸4、8、16计数器verilog源码需要自己建立工程
21 2019-09-23 -
jsp计数器
jsp计数器,不会因为刷新时而增加
39 2019-09-23 -
按键计数器
使用74ls164译码器驱动数码管计数器.ppt2014/5/1上传
29 2019-09-17 -
计数器设计
用74ls1602实现两位加减计数器。74ls1602负责计入检测到的脉冲,7448把74ls1602译码,最终由数码管显示
14 2019-09-18 -
php计数器
php计数器适合初学者比较不错
18 2019-09-03 -
在线计数器
NULL博文链接:https://zhibin07.iteye.com/blog/1668614
51 2019-09-06 -
multism计数器
可变进制计数器,用最新版本的multism编写,有74ls161和进位输出指示灯。
23 2019-09-14 -
红外计数器
红外计数器
25 2019-01-12 -
09999计数器
0~9999计数器
39 2019-01-12
暂无评论