简易十位计数器verilog HDL程序以及仿真下载

是在Quaterse2中编写24位计数器的源代码，VHDL中编程用的

运行程序数码管显示00--99依次循环

计数器是一种重要的时序逻辑电路,广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础,用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器,并用Multis

Counter source code - website counter

功能强大的鼠标键盘计数器，可以统计所有键盘及鼠标的点击次数。

16 位计数器定时器的使用规则,以及相关寄存器的作用

JSP counter source download

自己写的课设 功能包含 暂停 清零 整点报时（用数码管来做 到10 20 就在另外一个数码管上进行倒计时5秒） 显示范围为 2-26 记得是 还有置数功能分别为置2 和置15 应该是 很长时间了没看了

该计数器采用最简单的芯片完成，可设置16以内的进制。注意需使用较高版本的protues打开

这个计数器是模60的，是用7.4画的，然后通过译码器用数码管显示的。