四位ALU算术逻辑单元设计实验

fortran32134 28 0 word文档 2019-07-08 19:07:33

一.实验目的1.了解ALU（算术逻辑单元）的功能和使用方法；2.认识和掌握超前（并行）进位的设计方法；3.认识和掌握ALU的逻辑电路组成；4.认识和掌握ALU的设计方法。

推荐下载

verilog编写的四位比较器,编程环境是xilinxise10.1.

一个用Verilog语言编写的四位超前进位全加器,附带激励模块

FPGA四位并行乘法器,QuartusII软件运行成功。

用原理图做的四位全加器,即用四个一位全加器弄起来的

4位并行乘法器的电路设计与仿真1.实现4位并行乘法器的电路设计;2.带异步清零端；3.输出为8位；4.单个门延迟设为5ns。

vb四位诊断卡说明书

自己仿照网上和老师说的四位并行加法器画的图,应该没什么问题

完整的全加器和仿真程序,四位全加器。采用verilog便携

四位数字电容表、电子技术,开发板制作交流

求所有四位完全平方数的一款自编的pascal程序,新手上路,求高手指教

用户评论

请输入评论内容

评分：

卡了网匿名网友 2019-07-08 19:07:33

嗯，整体上来说，还是比较不错的，电路图采用的Max+PulsII画的。