Verilog编写的七段数码管显示的源码
用Verilog实现FPGA七段数码管的显示。
用户评论
推荐下载
-
C518段数码管显示控制
通过c51实现八段数码管的控制。
20 2018-12-25 -
74HC5958段数码管显示
MCS-51系统,操作74HC595 8段数码管显示
31 2018-12-25 -
7段数码管的FPGA实现
基于SOPC系统的7段数码时钟FPGA实现。实现数字时钟的显示,设置等操作
23 2019-01-16 -
Visual加C#七段数码管开关仪表按钮数码管等控件合集C# .zip
C# 开关仪表按钮数码管等控件合集 Visual+C#七段数码管 数码管 速度仪表 仪表 开关仪表按钮数码管等控件合集
60 2020-08-12 -
基于EDA七段数码显示译码器设计
Design of EDP Seven-segment Digital Display Decoder
31 2019-06-26 -
avr7段数码管的显示与控制
本资料用protues对atmega16对7段数码管上的显示数字进行按键控制,调节
21 2019-02-28 -
窗口下的8数码显示C写的7段数码管显示
这个是我自己写的一个8数码管的显示,可以在CWND类继承下来的窗口上显示数字,并且是7段数码类型。
24 2019-02-17 -
七段数码管绘制自动捕捉年月日时分秒
采用Spyder4编写,经典的例题七段数码管绘制,比教学内容中的绘制年月日进一步精确到了时分秒,并且采用自动捕捉的功能,可以实时的显示当时的准确时间,但是由于Python的原因,该自动刷新时钟可能存在
34 2020-07-27 -
proteus中实现ARM处理器仿真_七段数码管和LCD1602显示
ARM processor emulation in proteus - seven-segment digital tube and LCD1602 display
11 2019-06-27 -
4选1多路选择器控制8位七段数码管的设计
4选1多路选择器控制8位七段数码管的设计,实现将3位的4选1多路选择器的3位输出接到八进制数显示模块上,最终实现上,最终实现利用拨码开关控制选以八进制数显示在1个七段数码管上。
19 2019-07-25
暂无评论