基于FPGA的块浮点FFT的实现

基于FPGA利用FFT算法实现GPS+CA码捕获的研究，很不错的文档。

摘 要: 采用Verilog HDL语言, 在FPGA上实现了32位单精度浮点乘法器的设计, 通过采用改进型Booth编码,和Wallace 树结构, 提高了乘法器的速度。本文使用Altera Qua

随着集成电路的飞速发展,在图像处理,通信和多媒体等很多领域中,数字信号处理技术已经被广泛应用。快速傅立叶变换(FFT)算法的提出,使得数字信号处理的运算时间上面缩短了好几个数量级。因此对FFT 算法及

基于FPGA的高速定点FFT处理器的设计

着重讨论基于FPGA的64点高速FFT算法的实现方法。采用高基数结构和流水线结构,大大提高了FFT处理器的运行速度。同时块浮点结构的引入,也大幅减少了浮点操作占用FPGA器件的资源数目,兼顾了FPGA

设计实现了一种用于P2P移动无线通信手持终端产品。该设计采用优化的单碟形4路并行结构,兼容802.11g协议,可配置完成64点、256点、1 024点的FFT-IFFT处理器,设计以Xilinx公司的

基于PMF-FFT的Link-11同步算法的FPGA实现 ，俞卓骅，李绍胜，本文基于数据链Link-11系统已有关于同步部分的研究，根据Link-11实际应用中存在的频偏较大的信道环境，利用部分匹配滤

设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法,改进的4:2压缩结构和部分积求和电路,完成Carry Save形式的部分积压缩,再由Carry L

使用FPGA内部硬件资源实现浮点数乘法运算

《Cooley-Tukey FFT算法在VHDL中的FPGA实现》FFT（快速傅里叶变换）是一种高效的计算离散傅里叶变换（DFT）的方法，它大大减少了计算量，尤其适用于大规模数据处理。Cooley-