FPGA verilog crc32, crc16, crc8 various CRC generation tools
CRC计算 crc.c 16bit crc calculation
16位 CRC 及8位CRC校验
添加CRC、CRC校验的matlab源码。包含Crc11Decode和Crc11Encode两个文件
比较齐全的校验码生成工具,支持16进制和ASCII码输入,支持字节大小端顺序,支持以下常用校验算法:CRC-8(正序)CRC-8(逆序)CRC-16(0xA001)CRC-16(0x8005)CRC-
提供 CRC Checksum 计算的单元,并且提供三种将计算速度优化的算法供您选用
数据损坏是与数据传输和存储有关的首要问题。只要是在通道上传输数据,就总会有出现某些错误的有限概率。 关键是接收模块要能区分无错消息和有错消息。检错有多种方法,其中大多数都是专门为此目的引入冗余位。
本人设计的一个基于FPGA用verilogHDL设计的CRC32模块,供FPGA学习者参考
SquidLib.zip,请参阅https://github.com/squidpony/squidlib。Java中用于roguelike、角色扮演、策略和其他基于网格的游戏的有用工具。欢迎反馈!
检测计算机CPU,主板,内存等信息,绿色版,解压可用
