使用Verilog实现RAM的构造并读写数据

VGA的Verilog实现,对于一个分辨率为800*600的显示器,简单的说像素的刷新是从左到右,从上到下一行一行的刷新的,每一行要刷新的点成为行同步信号的帧长,有多少行称为场同步信号的帧长,从上到下

此为8*8位的DCT的verilog实现，代码采用模块引用描述，较为易懂。

FFT的verilog实现，这是专门的工程文件，可以试验仿真。

在校研究生，自己亲手写的，硬件测试过 。

同步和异步FIFO的Verilog实现，Modelsim仿真,其中有FPGA具体实现的文档

mips的verilog实现。台湾一名大学生做的。

本文档利用Verilog语言实现了SCCB总线的驱动，发送8个字节的数据，若要发送多个帧数据，可以使用状态机嵌套或模块引用。

AES密码算法的verilog描述及testbench实现，AES加密算法是目前的高级加密标准之一，代码写的不是很好，但是可以供大家参考一下并提出意见

ethernet的VERILOG实现，包含RTL级的Verilog描述，附带详细帮助文档

用Verilog语言实现的FIFO，非常容易读懂