点阵时钟设计

有分、秒、时显示，可以整点报时用VHDL语言设计分模块，再进行打包综合

Vhdl digital clock design

此设计是数字时钟，包括ise工程，有闹钟，时钟，秒表，倒计时等功能，应用于CPU设计之中。希望下载代码的不是XUPT的，更不要是107的。

利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要

数字电子技术设计电路设计，时钟设计，包括正常显示时间，计时，调整时间，闹钟，等模块

设计要求 1.正常模式时,采用24小时制。不但显示时、分、秒,而且有上、下午显示。用A表示上午,P表示下午。 2.手动校准电路。按动时校准键 HOUR,将电路置于校时状态,则计时电路可用手动方式校准,

本报告介绍了一项单片机技术课程设计，即数码管电子时钟的设计。设计涉及到数字时钟的基本原理和单片机的应用。通过实验验证了设计的可行性和准确性，展示了数码时钟在实际生活中的应用潜力。

自己设计的一个电子时钟,采用51开发板,LCD1602,矩阵键盘,蜂鸣器,实现时钟的闹钟功能,可以自己设定闹钟时间和时钟时间,在矩阵键盘的四个按键上,分别是时钟设计键,闹钟设置键,增大键,确定键。附有

能实现温度，频率显示，闹钟，非接触止闹。

PROPTUSLED点阵仿真，KEIL编程的很好哟美好的