ddr布局布线约束设置,利用cadence约束设置规则对DDR设计进行约束