Verilog设计风格讲座

本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码

这是我自己写的一个同步FIFO的Verilog程序，通过了仿真验证。

单周期CPU设计verilog，课程设计

verilog设计的数字跑表：1．具有暂停/启动功能；2．具有重新开始功能；3．用6个数码管分别显示百分秒、秒和分钟。

一本很好的学习verilog hdl的教材，内容精简，易懂。

流水灯verilog设计代码.8个灯流动显示！

改文件夹包括modelsim仿真文件以及Verilog各模块的工程文件夹。

Verilog数字VLSI设计教程随书光盘

设计与验证-VerilogHDL

Traffic light Verilog design