这是个相当简化的串口verilog代码，在FPGA上测试可以收发数据。初学verilog，试写一个例子学习，很简单，欢迎批评。