基于verilog的AMI编程协议

基于verilog的串口通信程序，适合初学者学习！

用verilogHDL写的一个时钟，用LCD1602显示本人调试通过，显示时分秒，年月日没得问题

本设计是基于Verilog的异步FIFO的设计，所需的RAM由IPcore例化而来，不是自己设计的，因而时序性要好。同时读写位宽不一样。写位宽为8bit，读位宽为32bit。

一个基于verilog的数字钟程序,用xilinx的basys2开发板

用cpld实现m序列的fsk调制，调制信号的1码对应于频率为f1的正弦波，0码对应于频率为f2的正弦波，最后将两种频率的正弦波拼接后输出。

全面的实验教程，仿真，开发板的调试，代码完全正确！

这是一个基于verilog的小数分频，在FPGA开发设计中，分频模块必不可少的会用到。

通过对输入的信号的检查实现了对输入波形的频率计算并有控制信号

在cyclone 2上实现的Pwm发送程序，用的是verilog hdl语言，可以实现多种频率的PWM发送

自己编写的基于Verilog语言的串口程序，协议为RS232，UCF文件的引脚定义可修改