基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计
基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计PAPER
用户评论
推荐下载
-
基于FPGA的DDR控制器的设计
本文档主要是介绍基于FPGA的DDR控制器的设计,包括整个设计原理以及最后的实现仿真验证。
27 2019-05-05 -
基于AMESim/Matlab的液压缓冲器仿真与优化.pdf
基于AMESim/Matlab的液压缓冲器仿真与优化,不错。联合仿真者参考
57 2018-12-19 -
基于AMESim_Matlab的液压缓冲器仿真与优化
本文介绍了 amesim 与matlab的联合仿真实例 具体操作 具有很好的指导性 方法最重要
28 2019-03-30 -
论文研究基于DDR SDRAM的信号发生器设计与实现.pdf
基于DDR SDRAM的信号发生器设计与实现,张波,,在合成孔径雷达设备的测试中,需要由信号源来提供所需的测试信号波形,且一次成像的数据量巨大,故需要的波形数据存储容量也大。
14 2020-07-18 -
200Pin DDR2SDRAM Unbuffered SO DIMM Design Specification R2.5
200Pin SO-DIMM module design notes. July,2008 Release(The newest).
18 2020-09-27 -
SDRAM与DDR的布线指南
SDRAM与DDR的布线指南,大家参考一下
18 2019-08-19 -
先进先出缓冲器设计fifo
本设计为先进先出缓冲器设计fifo,通过更改属性变量,可改变fifo规模。
33 2019-01-07 -
终极内存技术指南SDRAM DDR SDRAM Rambus DRAM DDR2DDR3
终极内存技术指南SDRAM/DDRSDRAM/RambusDRAMDDR2/DDR3
35 2019-07-23 -
基于FPGA的高速时间交替采样系统
提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移
12 2020-10-28 -
基于FPGA的多通道并行高速采样研究
数据采样精度和采样速率是A/D转换的重要技术指标。目前受半导体工艺技术的限制,高采样精度的A/D芯片一般具有较低的采样速率。本文提出一种时间交替ADC采样技术,通过在时域上多通道并行交替采样,使采样速
10 2020-10-27
暂无评论