FPGA实现CRC8校验,VHDL语言编写的。在输入数据后一个时钟输出计算结果。