数字钟 基于VHDL的设计

要求显示秒、分、时 可清零、可调时。

数字钟的设计论文

很好的基于NiosII CPU的设计范例，数字钟在设计中也十分实用。

数字钟的基本功能，verilog语言实现。

这是一个用stc12c5a系列的芯片设计的时钟，他包含着一般的计时功能，还有秒表功能，还有断电后能保护当前的时分数据三种功能。

数字钟 Verilog 硬件语言设计 包括设时，定时，闹铃等功能 可在quartus II仿真实现。

自己做的数字钟设计、有完整的实验报告、代码和仿真截图

模电实验中数字钟的仿真实验，包含基本功能要求和一些附加闹钟功能

数字钟设计用译码器74LS161跟555定时器

数字电子钟的详细设计说明文档，来自于课程设计。