数字逻辑课程设计(四位乘法器)

32位快速乘法器的实现，里面都是学长们的总结，大家毕业设计，生产实习可以用到

数电实验的程序，一个大作业，可以看看

16-bit multiplier VerilogHDL source code

4-bit pipeline multiplier

8位乘法器VHDL，适应FPGA初学者，相信对你会有帮助的

学习利用EDA技术和FPGA实现移位硬件8位乘法器的设计。内含FPGA代码和仿真数据。

原码一位乘，两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。这里是原码的设计与实现，包括说明

数字电子技术乘法器.doc

可编程逻辑之8位乘法器的设计实验报告非常实用

关于常用的乘法器的设计,书上的例子,很好用