基于Stratix_的DDR3SDRAM控制器设计

DDR控制器（xilinx）安福利详细设计教程

关于DDR的控制器，有需要的下，还不错的资料

DDR3 Detailed Description Take Micron MT41J128M8 1Gb DDR3 SDRAM as an example

Altera与Northwest Logic宣布为Altera的高密度Stratix II与Stratix II GX FPGA,提供经过硬件验证的667-Mbps DDR2 SDRAM接口,这个接口

1 DDR2的介绍 DDR2/DDR IISDRAM是由JEDEC进行开发的新生代内存技术标准,它与上一代DDR内存技术标准最大的不同就是,虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本

Modelsim simulation of sdram controller

现代电子信息设备往往需要保存和处理大量的数字信息,一个高性能的Memory控制器可以大大提高系统的性能。在进行SDRAM控制器的设计时,需要考虑很多因素,设计完成以后还要进行多项测试看是否完全满足所要

SDRAM一直是FPGA控制的一个难题。本文章描述了基于FPGA的SDRAM控制器的设计过程。

本文档基于PowerPCP1020CPU硬件手册和DDR3芯片H5TQ1G63DFRH9C为例，演示了内存控制器参数的配置过程，对于新开发单板的初学者有用。每个板子的参数与硬件，甚至芯片批次有关系，不

该程序为verilog程序编写的SDRAM控制器代码，使用该代码可以使SDRAM的操作简单