VerilogHDL 基础建模

对规范Verilog HDL程序编码风格，增加代码可读性很有帮助。资料来自复旦微电子。

《Verilog HDL那些事儿》V3.0-FPGA黑金开发板配套教程 很经典 只要0分

台湾清华Verilog HDL教程，硬件描述语言介绍 Verilog，是初级入门的教材，提供的是网页版的，里面有一个index.html。

第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行

Verilog 编写的RS编码程序，Quartus ii中可用

Verilog_HDL设计10例，是个例子，由简单到难，适合入门

使对Verilog HDL有初步了解的读者，能够进一步了解Verilog HDL与综合后的硬件之间的映射关系，从而把握Verilog HDL的应用规则，改善代码风格，写出高效可综合的代码。

含有用verilog硬件描述语言编写的数字频率计和ad状态机。

可以让sourceInsight支持verilog，很好用，内涵插件，安装方法，演示代码。具体效果，参考我的博客。

基于VerilogHDL的等精度频率计。用于测试频率很准。分享给大家。用于显示没有问题的。响应慢些