基于Proteus的数字频率计设计与仿真
本文介绍一种以FPGA为核心,基于硬件描述语言VHDL的数字频率计设计与实现。
KT6数字频率计电路相关知识。。。。。。。。。。。。。。。。。
对于数字电路初学者有很大参考价值，一种频率计的设计方法，有完整的电路图
本文为简易数字频率计电路图,希望对你的学习有所帮助。
该压缩包是电子技术课程设计源代码,亲手编写。设计对象为频率计数器,主要实现将不同信号的频率值输出到8位动态数码管。该文件包含了8位BCD计数器、锁存器、数码管显示驱动(扫描计数器, 3-8译码器, 8
采用触发器搭接的频率计计数电路，应用mutisim仿真实现。
数字频率计_verilog代码，请大家好好学习，大家资源共享！大家共同进步！
mulitisim仿真频率计设计报告,具体解释电路个模块原理和工作过程。实现功能:输入0~999KHz频率测量;支持正弦波、方波、三角波,自动刷新稳定锁存显示,超量程自动升档,上电默认最小档,清除电路
该报告包括: 研究意义 发展趋势 FPGA简介 系统方案设计及关键器件介绍 等精度测量原理 硬件电路设计 软件部分设计等。类容详细
用户评论