Verilog建模技巧之低级建模思路