基于verilog的异步fifo设计，有效解决亚稳态的问题，有空满标志，输出加寄存。