西北工业大学数字逻辑实验报告序列信号的设计