基于Verilog HDL 的 SD卡IP核

clqhyl 51 0 RAR 2019-07-25 08:07:15

这分资源是用Verilog编写的SD卡IP核，有代码有工程

推荐下载

很好的verilog hdl 初级教材,很适合初学者。

verilog 数字电路设计国外经典书籍,适合IC设计工程师学习提高

2.1 Verilog HDL设计模块的基本结构 2.2 Verilog HDL词法构成 2.3 Verilog HDL的语句 2.4 Verilog HDL模型 2.5 Verilog HDL设计电

doc文档介绍简单的Verilog语法适合初学者的FPGA开发入门学习

介绍Verilog HDL, 内容包括: Verilog应用 Verilog语言的构成元素结构级描述及仿真行为级描述及仿真延时的特点及说明介绍Verilog testbench 激励和控制和描

Verilog HDL激励信号里面包括一些常用的激励信号的初始化设置。

Verilog HDL初级应用和学习参考的源代码 ,给予cpld MAXII 的代码,供参考。

这都是些verilog经典的例子,例如译码器,多路选择器等等

VerilogHDLDesignExamples-CRCPress

一些Verilog设计的案例,比如FIFO和调制解调器等

用户评论

请输入评论内容

评分：

卡了网匿名网友 2019-07-25 08:07:15

可以参考，但是用FPGA这么读写SD卡太慢了

卡了网匿名网友 2019-07-25 08:07:15

Altera 大学计划的core，SPI模式，可惜速度有点慢，只能到2/300K

卡了网匿名网友 2019-07-25 08:07:15

资源很好谢谢楼主

卡了网匿名网友 2019-07-25 08:07:15

挺好的资料可以参考下

卡了网匿名网友 2019-07-25 08:07:15

vhdl的。。。希望给出ip核的建立过程

卡了网匿名网友 2019-07-25 08:07:15

还行吧，有参考价值

卡了网匿名网友 2019-07-25 08:07:15

明明是VHDL的IP核呀，乱说，这个IP核是官方提供的。