这是一个有关时序逻辑电路的VHDL代码设计