通过简单的操作,实现verilog和VHDL文件之间的相互转换!