IEEE Standard for FloatingPoint Arithmetic

最新版IEEE Standard for SystemVerilog 1800-2017 (2018.8299595)是一种集成硬件设计、规范和验证语言，用于设计复杂的数字系统，并且在行业中得到广泛使

IEEE Standard for Verilog ® Hardware Description Language IEEE Std 1364™-2005 (Revision of IEEE Std

IEEE 1800.2 Standard for Universal Verification Methodology Language Reference Manual

TheLRMofHardwareDescriptionLanguage-Verilog,fordigitalelectronicscircuitdesign

实用于verilog设计,全英文版本,对IC行业设计者来说是个福音verilogdesignsped

标准规范 IEEE standard 802.16.2 2004

第七章构建模型我们已经看了如何使用源对象（阅读器和程序对象）来创建几何（看44页的“创建简单的模型”）VTK提供了一些其他的技术来产生更复杂的模型。本章提到的这些技术包括建模，挤压成形，和来自非没有组

 vtkVRMLExporter—输入VRML2.0版本的文件

如果被命名的类是这个类的超类，或者同一类型，返回非0值。（在VTK3.1和更高的版本中，在vtkSetGet.h中发现的宏vtkTypeMacro定义了这个方法）ptr=::SafeDownCast（

第九章起作用的代码前面的章节通过例子提供了VTK的介绍。到现在很清楚VTK提供了创建强大的图形，成像，和可视觉化应用的功能性。因为你有权使用源代码，你可以通过添加你自己的类来扩展VTK。在用户手册的第