基于FPGA用verilogHDL设计的DES加密模块

关于直接数字频率合成的设计以及仿真直接数字频率合成技术(DirectDigitalSynthesize，DDS)是继直接频率合成技术和锁相式频率合成技术之后的第三代频率合成技术。它采用全数字技术，并从

基于VERILOG HDL的数字系统应用设计TP312/2645D2007∠世纪高等院校规划教材可编程逻辑器件快速进阶丛书基于 Verilog hDL的数字系统应用设计(第2版)王钿卓兴旺编著k第社北

VC自制的DES加密小程序，附带源码，实用性比较好！程序支持ECB、CBC、CFB、OFB、CM五种方式对文件进行加解密运算，还算实用，呵呵.....

抱歉这个有错误，偶当时没查出来，以更正后的为准，谢谢。

用Java加密类实现常规的DES、RSA及SHA的加密算法，代码完整，收藏一下。

通过SOPC进行视频信号处理是目前研究的热点。针对此类系统的显示模块,提出一种基于FPGA的HDMI多模式显示模块设计方案。首先对HDMI的驱动时序进行分析,设计驱动信号生成电路,然后根据配置参数,将

基于FPGA的高速串行接口模块仿真设计，不错哦。

本文给出的视频采集和显示模块在设计时,选取分辨率为768×494像素的NTSC制式, 并选用输出像素为640×480的CCD摄像头; FPGA选取Altera CycloneII系列Ep2c35F67

文中以FPGA为控制核心,实现了中心机控制多个远程受控模块的通信接口模块。该设计具有电路简单、协议设计灵活,逻辑结构扩展性强等优点。仿真表明,该设计能够满足通信数据传输的功能要求,目前已应用到具体设备

基于FPGA的数字下变频模块设计。雷达数字下变频模块电路的主要作用是对接收到的中频回波信号进行A/D 变换，并进行数字下变频处理。数字下 变频（DDC：Digital Down Convert）技术是