暂无评论
官方资料：PLD设计技巧——消除组合逻辑产生的毛刺.
组合逻辑在实际应用中,的确存在很多让设计者头疼的隐患,例如这里要说的毛刺。
随着EDA技术的高速发展, 以大规模和超大规模器件FPGA/CPLD为载体、以VHDL(硬件描述语言)为工具的电子系统设计越来越广泛。有限状态机(简称状态机)作为数字系统控制单元的重要设计方案之一,无
本文详细介绍了竞争冒险产生的原因及消除办法。
本文从FPGA的原理结构的角度探讨了产生毛刺的原因及产生的条件,在此基础上,总结了多种不同的消除方法,在最后结合具体的应用对解决方案进行深入的分析。
数字集成电路
这是关于组合方面 的知识：主要的内容是：组合的分析的方法以及一些很好和例子。按照这个课件可以让你能分析一些简单的电路图，以及能形成一定的思维习惯。
EDA详细实验报告，实验一实验二，组合逻辑电路的设计、时序逻辑电路的设计，包含需要的完整实验程序，操作过程和实验结果分析以及实验心得。
基于级联电压开关逻辑的组合逻辑容错设计，韩健，梁华国，随着集成电路工艺进入微纳尺度，组合逻辑电路的软错误率不断增加，电路的可靠性受到严重威胁。现有的逻辑门加固结构通常会带来较
0 引 言 视觉信息是客观世界中非常丰富,非常重要的部分。随着多媒体系统的发展,图像传感器应用越来越广泛。不仅用于摄录像机,安保产品、数码相机及计算机镜头等,而且开始用于传统上的非视像产品,如移动
暂无评论