AES Verilog实现

利用VC对AES对称加密算法进行了实现，希望对大家有所帮助

AES加密在AVRStudio实现，针对AVR单片机需要内存4k

AES和RSA算法实现 一种基于AES和RSA算法的数据加密方案及实现

AES加密算法在Rijndael算法中，分组长度和密钥长度分别可以是128位、192位、256位而在AES中，分组长度只是128位AES算法中基本的运算单位是字节,即视为一个整体的8比特序列

里面有uart首发的模块,适合初学者学习

VerilogHDL/VHDL开发之Verilog实现冒泡排序

用verilog实现的微程序型的简单CPU源代码，严格按照计算机组织与结构中CPU结构的设计，已测试可以运行。

基于verilog语言的实现UDP和IP的简单协议，在开发板上调试通过

软件课程设计实际验证过，还不错，还有一些外围电路用于放大输出信号，实在有困难可以联系我，在我空间留言。

CPU设计：用verilog实现cpu的设计，自己动手实现哦，感觉不错！