基于加减交替法除法器FPGA设计与实现

基于FPGA的FFT设计与实现,详细介绍了FFT的设计过程，值得参考

在1月份举办的美国消费电子展(Consumer Electronics Show) 上,数家业界主要的平板电视及显示技术公司纷纷宣布推出高清 3D 电视和令人惊艳的4K x 2K LCD 显示器,从而

FPGA高效加法器设计(英文名FPGA Adders: Performance Evaluation and Optimal Design) 粗略介绍了一下xilinx平台下高效加法器的设计

基于FPGA一个乘法器的设计，初学者可以看看

本设计要求设计一个简单的除法器,根据要求采用乘法器BG314与运算放大器3554AM以及外部电源共同实现除法器功能.乘法器用以实现乘法运算

16-bit integer division using FPGA

这三篇文章都对CSD乘法器做了相关介绍，同时也给出了基于FPGA的实现方法。

包含DIV、DIVU的v文件以及对应的testbank文件,代码带注释。

设计带借位、进位的4位二进制减法、加法器，分别赋给A和B固定的值，然后进行加减法运算，得到正确的结果。

本程序包含八位、十六位、二十四位及三十二位定点数据的基本运算。基本的运算包括：加法（有符号、无符号）、减法（有符号、无符号）、乘法（有符号、无符号）、除法（有符号、无符号）、BCD码的加、减法、BCD