Verilog课程设计工程文件以及源代码
基于Verilog设计的"时钟"工程文件,quatus打开即可。
文件列表
Verilog课程设计工程文件以及源代码
(预估有个172文件)
clock.sgdiff.cdb
86KB
clock.(30).cnf.cdb
2KB
clock.(20).cnf.cdb
16KB
clock.(10).cnf.cdb
1KB
clock.(0).cnf.cdb
31KB
clock.(19).cnf.cdb
1KB
clock.(8).cnf.cdb
1KB
clock.(4).cnf.cdb
13KB
clock.(29).cnf.cdb
2KB
clock.(23).cnf.cdb
2KB
暂无评论