基于ram的简易串口数据收发系统,采用verilog语言编写