Xilinx AXI_BRAM IP核

《基于AXI总线的MicroBlaze双核SoPC系统设计》很不错的资料，希望对你的工作学习有所帮助

关于vivado中自定义IP核的设计还有调用系统IP核，内部的管教约束代码已经给了，很完整的一篇文档

15个常用IP核，保证可用，vhdl代码

ALTERAIP核之FIFO-SCFIFO，使用的时候直接例化即可，出自altera自己封装，这里存储器宽度为16深度为32，个性化可以改安全稳定有保证

基于DE2的Altera FFT IP核的完整工程及仿真，quartus编译通过，MATLAB及modelsim仿真通过，及modelsim仿真样图（由于Quartus的破解限制，FFT核生成的SOF

IP核设计，verilog hdl 语言完成对adc0809 的控制，并且把数据与niosCPu进行数据交换

quartus-ip核破解。

看到一个楼主要10分，生气，这样的资源大家要共享嘛，意思一下我就只要1分，

里面包含程序，还有PDF文档说明……资料不过，共享给各位爱好者

IP（知识产权）核将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器、PCI接口等设计做成一个“黑盒”或者是可修改参数的模块，供设计者使用。IP核包括硬IP与软IP