重点介绍利用VHDL语言设计基本组合逻辑模块的方法。