verilog SPI slave IP www.fpga4fun.com

Coding4Fun控件库，包括一些Windowsphone控件

encoding4fun

Python Reference Manual (4th Edition) [www.TopSage.com]

fpga基4booth算法veriloghdl实现平台quartusii9.0仿真软件modulsim6.5

1、在eclipse开发环境 搭建spring,springmvc, hibernate开发环境; 2、代码生成:生成curd代码,包括jsp; 3、解决entity包必须在src目录里才能生成代码的

AXI4主机从机源码对应分析：1.首先主机会在状态机的控制下在四个状态中跳转，分别时IDLE、INIT_WRITE、INIT_READ、INIT_COMPARE，一开始处于IDLE状态，在init_t

I2Cslave的核，很经典，已经验证过，很好用。

i2cSlaveisaminimalistI2CslaveIPcorethatprovidesthebasicframeworkfortheimplementationofcustomI2Cslave

verilog 四线spi时序,已验证,spi的时钟速率可配置,支持读和写,其中写数据共24位,前16位为寄存器地址,后八位是要写入的内容,上升沿采样写入;读数据前16位为要读取的寄存器的地址,上升沿

SPI协议数据传送 verilog 语言 基于alter公司的FPGA板子