经过CSD优化的FIR滤波器,16位系数,输入16 位 输出32位,61阶,资源消耗不到普通对称结构FIR的1/3,经过严格时序分析验证。速度有了极大的提高(是普通结构的1.5倍以上)。 提示:该程序
fpga 实现的PCI源代码，有说明文件和源代码，代码不长容易理解．
用FPGA实现了512点的FFT运算，其中有完整的源代码，适合作为FFT实现的参考程序。
随着可编程逻辑器件的快速发展，现场可编程门阵列(FPGA)在成本、性能、体积等方面都显示出了优势，因此，越来越多的电子工程师为达到信号处理的高速性、实时性和灵活性，使用FPGA来实现FIR数字滤波器
基于altera平台使用FPGA实现了fir滤波器
基于FPGA的FIR滤波器设计，王怀，周立鹏，本文设计一个有限冲击响应数字低通滤波器（FIR），使该滤波器能够滤除规定频率以上的信号，而该频率以下的信号不受影响，采用的是
给出了一种基于FPGA的数字滤波器的设计方法。该方法先通过MATLAB设计出一个具有具体指标的FIR滤波器, 再对滤波器系数进行处理, 使之便于在FPGA中实现, 然后采用基于分布式算法和CSD编码的
本文研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案；讨论了窗函数的选择、滤波器的结构以及系数量化问题；研究了FIR滤波
本项目实现了基于MATLAB和FPGA的FIR滤波器设计，采用串行结构。经过MATLAB仿真测试，结果通过，且在modelsim仿真中表现优异，具有较大的参考价值。仿真文件需放置在simulation
FIR滤波器的MATLAB及FPGA实现代码，需要的可以下载的哦
用户评论