verilog与数字系统

清华大学出版社，J.Bhasker著，孙海平等译

自己写的一个数字秒表，已经在实验板上面验证通过 /**********************************************************/ /*MODULE: stopw

verilog编写的数字手表。开发平台：Nexy2开发板/ISE开发平台/外设：LCD屏幕，扬声器，电位器数字手表功能如下：1.时间显示：LED屏第一行显示当前时间，格式为小时：分钟：秒

自己写的verilog锁相环。1k~100k频率比较稳定。N分频器自己修改。

本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码，采用自顶而下的设计方法对代码进行综合、适配、功能仿真，最后下载入Cyclone EP2C5T144的FPGA

数字钟 Verilog 硬件语言设计 包括设时，定时，闹铃等功能 可在quartus II仿真实现。

数字钟有闹钟、时间设定、秒表等功能，Verilog编写，分配引脚后可直接使用

使用verilog实现数字钟，整点报时，万年历，闹钟等功能

verilog设计的数字跑表：1．具有暂停/启动功能；2．具有重新开始功能；3．用6个数码管分别显示百分秒、秒和分钟。

在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。