VHDL 八位串口首发 设计

1-8位串行全加器设计--fpga-vhdl

八位拆四位的八位计算器造法(二次除法)(详解一)............................................................................

USB 转串口驱动，USB-to-232 串口驱动，485 串口驱动

9600,even,7databit,1stop,18.432Mhz,6Tmode晶振18.432MHZ6T模式，串口96007位偶校验1停止位，自带EEPROM读写代码

如题，这是我用verilog编写的8位串口输入转16位SPI输出，经仿真验证正确无误，请大家指点

FT232RL32位和64位串口驱动，支持高速串口，无错误。

在64位cpu上加载32位的串口so文件会报异常:UnsatisfiedLinkError。所以在对应的cpu上使用对应的so文件

八位拆四位的八位计算器造法（带小数点位置）(详解六)..........................................................................

八位机汇编语言二位乘法此代码大约150行左右是汇编语言比危机二位乘法的经典之作唯一不足的是没有注释大家谅解

八位数字密码锁设计资料.rar