组成原理课程实验。用VHDL语言设计寄存器组,实现数据对寄存器选择性的输入,输出。