学习VHDL入门很好的资源。硬件工程师在用VHDL语言进行电路设计的时候，都非常关心自己所编写的程序是否是可综合的，即是否能够被EDA工具自动综合成所希望的逻辑电路。市面上的其他针对VHDL语言的专业书籍通常将该硬件编程语言的所有细节都介绍得非常详细。这让一部分没有经验的硬件工程师很难判断出哪些内容对设计出一个优秀的逻辑电路有直接的帮助，哪些语法要素跟逻辑综合相关，哪些无关，从而变得无所适从。本书侧重于介绍面向逻辑综合的VHDL程序的编写方法，全面介绍了可综合的VHDL语法条款。