硬件描述语言Verilog_HDL,主要介绍Verilog中的语句,并带有部分实例
VerilogHDL硬件描述语言的教程。
包含课本的各个章节,并且还有程序实例及讲解
awesome-hdl:硬件描述语言
很好的FPGA学习教程,从基础到进阶的过渡,是FPGA初学者和开发人员的好教程。
非常经典!学习verilog的必备!Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字
目 录译者序前言第1章 简介 11.1 什么是Verilog HDL? 11.2 历史 11.3 主要能力 1第2章 HDL指南 42.1 模块 42.2 时延 52.3 数据流描述方式 52.4 行
目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL? 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描
VerilogHDL硬件描述语言【原书名】AVerilogHDLPrimer(secondEdition)【原出版社】StarGralaxyPublishing【作者】J.Bhasker【译者】徐振林
VerilogHDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在